

概述

PSoC[®] 是一个基于 ARM[®] Cortex[™]-M0 CPU 的可编程嵌入式系统控制器的架构。该架构可以扩展并可重新配置。通过灵活自动布线资源，它将可编程及可重新配置的模拟模块与数字模块相结合。基于此平台的 PSoC 4200 产品系列组合了具有数字可编程逻辑的微控制器、高性能的模数转换、支持比较器模式的运算放大器以及标准通信和定时外设。为了满足新应用和设计的要求，PSoC 4200 产品完全可与 PSoC 4 平台系列产品向上兼容。可编程模拟和数字子系统支持灵活、现场调校的设计。

性能

32 位 MCU 子系统

- 带有单周期乘法器的 48 MHz ARM Cortex-M0 CPU
- 高达 32 kB 的支持读取加速器的闪存
- 容量达 4 kB 的 SRAM

可编程的模拟资源

- 两个运算放大器支持可重新配置的外部强驱动、高带宽内部驱动器、比较器模式和 ADC 输入缓冲功能。
- 12 位 1 Msps 的 SAR ADC 包括差分、单端模式和具有硬件求平均功能的通道序列发生器。
- 每个引脚上的两个电流 DAC (IDAC) 用于通用目的或电容式感应应用场合
- 在深度睡眠模式下可操作的两个低功耗比较器

可编程的数字模块

- 四个可编程的逻辑模块 (又称通用数字模块 (UDB))，每个模块包含 8 个宏单元和数据路径
- 赛普拉斯提供的外设组件库、用户定义的状态机以及 Verilog 输入

低功耗操作 (电压范围: 1.71 V ~ 5.5 V)

- 支持 GPIO 引脚唤醒的 20 nA 停止模式
- 休眠和深度睡眠模式允许实现唤醒时间与功耗之间的权衡。

电容式感应

- 赛普拉斯的 CapSense Sigma-Delta (CSD) 提供了一流的信噪比 (SNR > 5:1) 和耐水性
- 通过赛普拉斯提供的软件组件可以更容易地实现电容式感应设计
- 硬件自动调校 (SmartSense[™])

段码 LCD 驱动

- 所有引脚上都支持 LCD 驱动 (Com 或 Seg 驱动)
- 在深度睡眠模式下可运行

串行通信

- 两个运行独立且可重新配置的串行通信模块 (SCB) 包含可重新配置 I²C、SPI 或 UART 功能

定时和脉冲宽度调制器

- 四个 16 位定时器、计数器、脉冲宽度调制器 (TCPWM) 模块
- 支持中心对齐模式、边缘模式和伪随机模式
- 基于比较器触发的“Kill”信号，适用于电器驱动和其它高可靠性数字逻辑的应用

多达 36 个可编程的 GPIO

- 任意 GPIO 引脚都可以是 Capsense、LCD、模拟、或数字引脚
- 可编程驱动模式、强度和输出摆率

提供五种不同的封装

- 48-TQFP、44-TQFP、40-QFN、35-WLCSP 和 28-SSOP 封装
- 35-WLCSP 封装和安装在闪存内的 I²C Bootloader 一同提供。

PSoC Creator 设计环境

- 集成开发环境 (IDE) 提供了原理图设计输入和编译 (包括模拟和数字自动布线)
- 应用编程接口 (API) 可用于所有固定功能和可编程的外设

工业标准工具的兼容性

- 输入原理图后，可以使用基于 ARM 的工业标准开发工具进行开发

更多有关的信息

在赛普拉斯的 www.cypress.com 网站上 提供了大量资料，有助于选择符合您设计的 PSoC 器件，并能够快速有效地将该器件集成到您的设计中。有关使用资源的完整列表，请参考知识库文章 [KBA86521 — 如何使用 PSoC 3、PSoC 4 和 PSoC 5LP 进行设计](#)。下面是 PSoC 4 的简要列表：

- 概况： [PSoC 产品系列](#)、 [PSoC 路线图](#)
- 产品选型器： [PSoC 1](#)、 [PSoC 3](#)、 [PSoC 4](#)、 [PSoC 5LP](#)
此外， PSoC Creator 还包含一个器件选择工具。
- 应用笔记： 赛普拉斯提供了大量 PSoC 应用笔记，包括从基本到高级的广泛主题。下面列出了 PSoC 4 入门的应用笔记：
 - [AN79953](#): PSoC 4 入门
 - [AN88619](#): PSoC 4 硬件设计的注意事项
 - [AN86439](#): 使用 PSoC 4 GPIO 引脚
 - [AN57821](#): 混合信号电路板布局
 - [AN81623](#): 数字设计的最佳实践
 - [AN73854](#): Bootloader 简介
 - [AN89610](#): ARM Cortex 代码优化


- 技术参考手册（TRM）有两个文件：
 - [架构技术参考手册](#)详细介绍每个 PSoC 4 功能模块。
 - [寄存器技术参考手册](#)描述每个 PSoC 4 寄存器。
 - 开发套件：
 - [CY8CKIT-042](#) (PSoC 4 Pioneer 套件) 是一种易于使用且廉价的开发平台。该套件包括用于 [Arduino™](#) 兼容屏蔽和 [Digilent® Pmod™](#) 子卡的连接器。
 - [CY8CKIT-049](#) 是一种成本非常低的原型平台。它是一种低成本的备用方案，用于 PSoC 4 器件采样。
 - [CY8CKIT-001](#)为所有 PSoC 1、PSoC 3、PSoC 4或PSoC 5LP 器件系列提供一个通用的开发平台。
- [MiniProg3](#) 器件提供一个用以进行闪存编程和调试的接口。

PSoC Creator

PSoC Creator 是免费的基于 Windows 的集成开发环境（IDE）。通过它可以同时在 PSoC 3、PSoC 4 和 PSoC 5LP 的系统中设计硬件和固件。PSoC Creator 通过基于原理图的经典方法设计系统架构，由上百个预验证可用于生产的 PSoC 组件给与支持。更多信息请参考[组件数据手册列表](#)。使用 PSoC Creator，可以执行以下操作：

1. 将组件图标施放到主要设计工作区中，以进行您的硬件系统设计
2. 使用 PSoC Creator 集成开发环境 C 编译器对您的应用固件和 PSoC 硬件进行协同设计
3. 使用配置工具配置各组件
4. 包含 100 多个组件的库
5. 查看组件数据手册


图 1. PSoC Creator 中多传感器的示例项目



目录

功能定义	5	器件级规范	19
CPU 和存储器子系统	5	模拟外设	23
系统资源	5	数字外设	28
模拟模块	6	存储器	31
可编程的数字模块	7	系统资源	32
固定功能数字模块	8	订购信息	35
GPIO	9	器件编号约定	36
特殊功能外设	9	封装	37
WLCSP 封装 Bootloader	9	缩略语	41
引脚分布	10	文档规格	43
电源	16	测量单位	43
非稳压外部供电	16	修订记录	44
稳压外部供电	17	销售、解决方案和法律信息	45
开发支持	18	全球销售和 design 支持	45
文档	18	产品	45
在线支持	18	PSoC [®] 解决方案	45
工具	18	赛普拉斯开发者社区	45
电气规范	19	技术支持	45
最大绝对额定值	19		

图 2. 框图



PSoc 4200 器件能够为硬件和固件的编程、测试、调试和跟踪提供广泛的支持。

ARM 串行线调试接口支持器件的所有编程和调试功能。

借助完善的片上调试功能，可以使用标准的生产用器件在最终系统中进行全面的器件调试。它不需要特殊的接口、调试转接板、模拟器或仿真器。只需要标准的编程连接，即可全面支持调试。

PSoc Creator 集成开发环境 (IDE) 软件能够为 PSoc 4200 器件提供全面集成的编程和调试支持。SWD 接口与行业标准的第三方工具完全兼容。PSoc 4200 系列具有调试接口禁用选项以及非常强大的闪存保护功能，提供了其它芯片或微控制器无法实现的安全级别。

默认情况下，调试电路处于使能状态，并且只能在固件中被禁用。如果未使能，唯一的使能方法是擦除整个器件，清除闪存保护，然后用新固件对器件进行重新编程，以便启用这些调试功能。

此外，对于担心会通过器件恶意重新编程进行欺诈性攻击或试图击败安全启动和中断闪存编程序列的应用，可以永久禁用所有器件接口。由于使能最高安全级别时将禁用所有编程、调试和测试接口，因此已启用全器件安全性的 PSoc 4200 器件将不能退回进行故障分析。这是 PSoc 4200 允许客户进行的权衡。

功能定义

CPU 和存储器子系统

CPU

PSoC 4200 中的 Cortex-M0 CPU 是 32 位 MCU 的子系统，该内核通过扩展的门控时钟来优化低功率操作。它通常使用 16 位指令并可以执行 Thumb-2 指令子集。这样能够将完全兼容的二进制代码导入更高性能的处理器，如 Cortex M3 和 M4。PSoC 4200 器件还包含了一个能在单周期内计算出 32 位结果的硬件乘法器。Cortex-M0 包括一个具有 32 路中断输入的嵌套矢量中断控制器 (NVIC) 模块和一个唤醒中断控制器 (WIC)。WIC 可将处理器从深度睡眠模式唤醒，允许芯片处于深度睡眠模式时关闭供给主处理器的电源。Cortex-M0 CPU 提供一个不可屏蔽中断输入 (NMI)，该输入未被系统函数使用时可以提供给用户使用。

CPU 还包括一个调试接口，即 JTAG 两线式的串行线调试 (SWD) 接口，PSoC 4200 的调试配置有四个断点 (地址) 比较器和两个观察点 (数据) 比较器。

闪存

PSoC 4200 包含一个闪存模块，该模块的闪存加速器与 CPU 紧密耦合，以缩短闪存模块的平均访问时间。连续访问闪存模块时，如果频率为 48 MHz，将有 WS (等待状态)；如果频率为 24 MHz，则不存在任何等待状态。通过闪存加速器，闪存的单周期访问时间平均为 SRAM 访问时间的 85%。如果需要，闪存模块的部分空间可以用于仿真 EEPROM 操作。

SRAM

在休眠时仍保持 SRAM 存储器的数据。

SROM

此外，还提供了包含引导和配置子程序的特权 ROM。

系统资源

电源系统


有关电源系统的详细信息，请参考第 16 页上的电源章节中所介绍的内容。这样可确保电压电平满足每个相应模式的要求，延迟模式输入 (例如，上电复位 (POR) 模式) 直到电压电平满足正常功能，或生成各种复位 (欠压检测 (BOD))，或中断 (低电压检测 (LVD))。PSoC 4200 可通过一个外部电源供电，其电压范围为 1.71 至 5.5 V。它拥有 5 种不同的电源模式，这些模式之间的转换由电源系统管理。PSoC 4200 支持睡眠、深度睡眠、休眠和停止等各种低功耗模式。

时钟系统

PSoC 4200 的时钟系统为需要时钟的所有子系统提供时钟，并且通过该时钟系统可以在各种时钟源之间进行切换而不会产生毛刺。此外，时钟系统可确保不会出现亚稳态情况。

PSoC 4200 的时钟系统既包括内部主振荡器 (IMO) 和内部低功耗振荡器 (ILO)，还提供一个外部时钟。

图 3. PSoC 4200 MCU 时钟架构



通过分频 HFCLK 信号 (参考 PSoC 4200 MCU 时钟架构) 可以生成用于 UDB、模拟和数字外设的同步时钟。PSoC 4200 一共有 12 个时钟分频器，每一个都有 16 位分频功能；这样功能固定的模块可以使用 8 个，UDB 则可以使用 4 个。模拟时钟的相位可以提前数字时钟，以允许在生成数字时钟相关的噪声之前发生模拟事件。16 位的分频能够为生成精细的频率值提供极大的灵活性。PSoC Creator 完全支持该功能。当使用 UDB 生成的脉冲中断时，SYSCLK 必须等于 HFCLK。

IMO 时钟源

在 PSoC 4200 中，IMO 是首要的内部时钟源。在测试过程中，该时钟源被校准，以达到指定的精度。校准值存储在非易失性锁存器 (NVL) 中。存储在闪存中的额外校准设置可在 IMO 频率变化时做补偿。IMO 的默认频率为 24 MHz；其频率范围为 3 MHz 到 48 MHz，增/减步长为 1 MHz。IMO 的校准容差为 $\pm 2\%$ 。

ILO 时钟源

ILO 是极低功耗的振荡器，主要用于为在深度睡眠模式下工作的外设提供时钟。利用 IMO 校准 ILO 驱动计数器可以提高准确度。赛普拉斯提供了一个用于校准目的的软件组件。

看门狗定时器

看门狗定时器由来源于 ILO 的时钟提供脉冲，所以看门狗可在深度睡眠模式下工作，并在超时发生前仍未处理时生成看门狗复位。看门狗复位在复位原因寄存器内被记录。

复位

可以从各种源（包括软件复位）复位 PSoC 4200。复位事件是异步的，用于确保将器件及时恢复到一个已知的状态。复位原因被记录在寄存器内，该寄存器的内容在复位过程中保持不变，允许用户确定复位原因。芯片为外部复位提供一个 XRES 引脚，以避免在加电或重新配置期间，同配置和多个引脚存在问题。XRES 引脚具有一个内部上拉电阻，保证该引脚的默认电平为高。

电压参考

PSoC 4200 参考系统生成芯片需要的所有内部参考。系统为 12 位 ADC 提供 1% 精度的电压参考。为了获得更好的信噪比和更好的绝对精度，可以将参考电压旁路到特定引脚（外加去耦电容）或使用外部参考源。

模拟模块

12 位 SAR ADC


12 位的 1 Msps 的 SAR ADC 可在 18 MHz 的最大时钟速率下运行，在该频率下进行一次 12 位数据转换至少需要 18 个时钟周期。

该模块通过：添加参考电压缓冲；（针对 PSoC 4200 系列）提供三个内部电压参考选择： V_{DD} 、 $V_{DD}/2$ 、和 V_{REF} （额定电压为 1.024 V）和提供外部参考电压输入引脚来增强模块的功能。ADC 输入通道的采样和保持 (S/H) 时间是可编程，用户可以根据不同的输入信号带宽来调整建立时间。在使用合适的参考和允许的噪声环境下，对于真正的 12 位精度，系统性能是 65 dB。为提高在嘈杂条件下的性能，可以为内部参考电压提供一个外部旁路电容（耦合滤波）。

SAR ADC 通过一个 8 路输入的定序器 (Sequencer) 与一些固定引脚相连，定序器自动选择和切换模拟通道，而不需要任何软件开销（即无论是在单通道的还是在分布在多通道上，总采样带宽一直等于 1 Msps）。定序器的切换通过一个状态机或固件驱动实现。定序器的每一路转换结果被缓存到不同的结果寄存器，减轻 CPU 中断处理的要求。为了适应各种源阻抗和频率的信号，每个通道可有不同的可编程采样时间。另外 SAR ADC 支持硬件的转换结果溢出检测机制。转换结果的上下范围可以指定并保存在寄存器里，当 ADC 转换结果上/下溢出时，可以触发中断。这样节省了 CPU 软件检测转换结果溢出与否的时间。

SAR 可以量化电路板上的温度传感器的输出，来对其它功能做温度补偿。当需要一个高速时钟（可高达 18 MHz）时，SAR 在深度睡眠模式和休眠模式不可用。SAR 的工作电压范围为 1.71 V 至 5.5 V。

图 4. SAR ADC 系统框图



2 个运算放大器 (CTBm 模块)

PSoC 4200 有两个在可以配置成比较器的运算放大器，这些放大器可以用来实现 PGA、电压缓冲区、滤波器、互阻放大器和其他功能，为用户节约功耗、成本和空间。片上运算放大器有足够的带宽来驱动 ADC 的采样和保持电路而不必使用外部缓冲。

温度传感器

PSoC 4200 有一个片上温度传感器，该传感器包括一个二极管，此二极管的偏执电流由一个开关状态可控制的电流源提供。该温度传感器的输出可以连接至 ADC 做量化采样，量化结果通过赛普拉斯提供的固定算法来转换成温度值。

低功耗比较器


PSoC 4200 有一对能在深度睡眠和休眠模式下工作的低功耗比较器。这样，当模拟系统模块被禁用时，比较器仍可以在低功耗模式下监控外部电压电平。比较器输出通常都同步到主时钟以避免亚稳态，除非它在一个异步功耗模式（休眠）下操作，在此模式，比较器输出可以激活系统唤醒电路，继而唤醒芯片。

可编程的数字模块

通用数字模块 (UDB) 及端口接口

PSoC 4200 具有四个 UDB；UDB 阵列同样也提供了一个数字信号互连 (DSI) 结构，允许将外设和端口中的信号布线到或经过 UDB，以进行通信和控制。下图显示的是 UDB 阵列。

图 5. UDB 阵列




UDB 可由时钟分频器模块、端口接口（外设，如 SPI 需要）和 DSI 网络直接或在同步后提供时钟脉冲。

端口接口被定义作为一个寄存器使用，并可由 UDB 阵列中 PLD 的相同源来提供时钟脉冲。这样允许能够更快地运行，因为输入和输出可被保存在接近 I/O 引脚的端口接口和阵列的边缘上。端口接口寄存器可以由来自同一端口的一个 I/O 引脚提供时钟脉冲。这样，通过消除延迟将端口输入布线到 DSI 上并用于寄存其他输入，各种接口（如 SPI）可以在较高的时钟速率下运行（请查看图 6）。

UDB 可以给中断控制器生成中断（每次允许一个 UDB）。UDB 仍可通过 DSI 连接到芯片上的所有引脚。

图 6. 端口接口



固定功能数字模块

定时器/计数器/PWM 模块 (TCPWM)

定时器/计数器/PWM 模块包含四个用户可编程周期长度的 16 位计数器。另外，还有一个捕获寄存器，用于记录事件发生（可能是 I/O 事件）时的计数值；一个周期寄存器，用于停止或自动重新加载计数器（如果计数值与周期寄存器的值相等时）和一个比较寄存器，用于保存计数器的比较值来确定 PWM 的输出状态。在正向输出和反向输出之间，该模块还提供了可编程的偏移，以便这些输出可以作为可编程死区的互补 PWM 输出使用。它还提供用于强制输出进入未确定状态的停止 (Kill) 输入；例如，当出现过流状态时，可以将终止控制驱动系统。这时将没有时间进行软件干预，因此需要立即关闭驱动 FET 的 PWM。

串行通信模块 (SCB)

PSoC 4200 有两个 SCB，每一个 SCB 都可以实现 I²C、UART、或 SPI 接口。

I²C 模式：硬件 I²C 模块实现了一个完整的多主设备和从设备接口（它具有多主设备的校准功能）。该模块的工作速度可达 1 Mbps（增强型快速模块），另外它还提供各种灵活的缓冲选项，以降低 CPU 的中断开销和延迟。该模块还具有一个 EzI²C，通过它可以在 PSoC 4200 存储器中创建缓冲存储器的地址范围，并且对存储器中的阵列进行读写操作时可以大量降低 I²C 通信。此外，该模块提供一个深度为 8 字节的 FIFO，用于数据的接收和传送。该模块延长了 CPU 读取数据的时间，从而减少了时钟延展的发生（由于 CPU 没有及时读取数据，因此才导致时钟延展）。FIFO 可用在所有通道，并在没有 DMA 的情况下非常有用。

I²C 外设与 I²C 标准模式、快速模式和增强快速模式器件相兼容，如 NXP I²C 总线规范和用户手册 (UM10204) 中所定义。在开漏模式下，可以使用 GPIO 引脚实现 I²C 总线 I/O。

在以下几方面，PSoC 4200 与 I²C 规范不完全相兼容：

- GPIO 单元没有过压容差功能，因此不能热插拔或者由其它的 I²C 系统单独供电。
- 在增强快速模式下，当 $V_{OL} = 0.4 V$ 时， $I_{OL} = 20 mA$ 。但是 PSoC 4 的 GPIO 只能支持 $V_{OL_max} = 0.6 V$ 时最大灌电流 = $I_{OL} 8 mA$ 。
- GPIO 单元的最小下降时间不符合快速模式与增强快速模式的规范；使用慢速强驱动模式可以满足这一规范。
- 当 SCB 是一个 I²C 主设备的时候，它在 NACK 和重启 (Repeated Start) 之间插入空闲 (IDLE) 状态；I²C 规范将总线空闲定义为停止条件，因此不干扰其他活动主设备，但是一个刚生效的主设备可能启动仲裁周期。
- 当 SCB 处于 I²C 从设备模式时，如果在外部时钟上地址匹配 ($EC_AM = 1$) 和在内部时钟模式的操作 ($EC_OP = 0$) 被启用时，则其 I²C 地址必须是偶数。

UART 模式：这是一个运行速度高达 1 Mbps 的全功能 UART。它支持汽车单线接口 (LIN)、红外接口 (IrDA)、和智能卡 (ISO7816) 的协议，这些全部都是基本 UART 协议的衍生型。此外，它还支持 9 位多处理器模式，此模式允许寻址连接到通用的 RX 和 TX 线的外设。支持通用 UART 功能，如奇偶校验错误、中断检测以及帧错误。一个 8 字节 FIFO 让更多的 CPU 服务延迟得到容许。请注意，不支持硬件握手特性。这个特性很少被使用，如果需要也可通过系统中的一个基于 UDB 的 UART 来实现。

SPI 模式：SPI 模式支持全部 Motorola SPI、TI SSP（基本添加用于同步 SPI 编码的启动脉冲）和 National Microwire（SPI 的半双工形式）。该 SPI 模块可以使用 FIFO。

GPIO

PSoC 4200 共有 36 个 GPIO。GPIO 模块实现下列功能：

- 八种驱动模式：
 - 模拟输入模式（禁用了输入和输出缓冲器）
 - 只输入
 - 弱上拉和强下拉
 - 强上拉和弱下拉
 - 开漏和强下拉
 - 开漏和强上拉
 - 强上拉和强下拉
 - 弱上拉和弱下拉
- 输入阈值选择（CMOS 或 LVTTTL）。
- 除了驱动强度模式外，单独使能 / 禁用输入和输出缓冲区。
- 用于栓锁前一状态的保持模式（用于保留 I/O 状态在深度睡眠模式和休眠模式）。
- dV/dt 相关噪声控制的可选斜率，用来提高 EMI。

被分为逻辑实体的引脚可称为端口，其宽度为 8 位。上电和复位期间，各模块被强制为禁用状态，以禁止通电任何输入和 / 或造成启用的过电流现象。高速 I/O 矩阵的复用网络用于复用连接一个 I/O 引脚至多个信号。固定功能外设的引脚位置也被固定以减少内部使用的复杂性（这些信号不通过 DSI 网络布线）。DSI 信号不受此影响，且所有引脚均可通过 DSI 网络连接到任何 UDB。数据输出寄存器和引脚状态寄存器分别用于驱动和保存管脚当前的状态。

如果 I/O 引脚被使能，它可以生成一个中断，并且每个 I/O 端口都有一个中断请求（IRQ）和相关的中断服务子程序（ISR）向量（对于 PSoC 4200，向量数量为 5，因为它有 4.5 端口）。

特殊功能外设

LCD 段驱动

PSoC 4200 有一个 LCD 控制器，可驱动多达 4 个 common 和 32 个 segment。该控制器使用完整的数字方法驱动 LCD 段，而不需要内部生成 LCD 电压。这两种方法被称为数字相关和 PWM。

数字相关涉及到调制频率、通用电压和段信号，用于生成一个段的最高 RMS 电压，以照亮或保持 RMS 信号为零。这种方法对 STN 有用，但可能会导致降低跟 TN 显示的对比度。

PWM 属于 PWM 信号驱动板，有效地使用面板的电容来提供经过调试脉冲宽度的集成，从而生成所需的 LCD 电压。这种方法导致会更高的功耗，但驱动 TN 显示时可以导致更好的结果。支持 LCD 在深度睡眠时刷新显示缓冲区（4 位；每端口使用一个 32 位寄存器）。

CapSense

通过一个 CapSense Sigma-Delta（CSD）模块，所有 PSoC 4200 的引脚都支持 CapSense 功能；通过一个模拟复用器总线，此模块可连接到任何引脚，所有 GPIO 引脚都可以使用一个模拟开关来连接该总线。因此，在软件控制情况下，系统中的任何引脚或引脚组都可以提供 CapSense 功能。另外，CapSense 模块也提供了组件，以便于使用。

通过将屏蔽电压驱动到另一个模拟总线可以提供防水性能。通过将屏蔽电极驱动为与感应电极相同可提供耐水性。这样可以避免屏蔽电容衰减感应输入。

CapSense 模块具有两个 IDAC。如果 CapSense 不使用（两个 IDAC 都可用）或者 CapSense 没有使能防水功能（一个 IDAC 有效），那么可以将这两个 IDAC 用作其它用途。

WLCSP 封装 Bootloader

WLCSP 封装与在闪存内安装的 I²C Bootloader 一起提供。Bootloader 与 PSoC Creator bootloadable 项目文件相兼容，并具有以下的默认特性：

- I²C SCL 和 SDA 分别连接到端口引脚 P4.0 和 P4.1（需要使用上拉电阻）
- I²C 从设备模式、地址 8、数据速率 = 100 kbps
- 单个应用
- 等待 2 秒后才执行引导加载指令
- 其他 bootloader 选项都是 PSoC Creator 所设置的 Bootloader 组件的默认值
- 占用闪存底部大小的 4.5 KB

如需更多有关 bootloader 的信息，请查阅以下的赛普拉斯应用笔记：

AN73854 — Bootloaders 简介

请注意，一个 PSoC Creator Bootloadable 项目必须与一个 Bootloader 项目的 .hex 和 .elf 文件相联系，该 Bootloader 项目已配置为目标器件。Bootloader .hex 和 .elf 文件可在 <http://www.cypress.com/?rID=78632> 上找到。可以使用 JTAG 或 SWD 编程来覆盖工厂安装的 Bootloader。

引脚分布

下面是 PSoC 4200 的引脚列表 (44-TQFP、40-QFN、28-SSOP 和 48-TQFP)。端口 2 包括 SAR Mux 的高速模拟输入。P1.7 是 SAR 电压参考的可选内部输入和旁路。端口 3 和 4 包括数字通信通道。所有引脚都支持 CSD CapSense 和模拟复用器总线连接。

44-TQFP		40-QFN		28-SSOP		48-TQFP		引脚的备用功能					引脚说明
引脚	名称	引脚	名称	引脚	名称	引脚	名称	模拟	备用功能 1	备用功能 2	备用功能 3	备用功能 4	
1	VSS	-	-	-	-	-	-	-	-	-	-	-	接地
2	P2.0	1	P2.0	-	-	2	P2.0	sarmux.0	-	-	-	-	端口 2 引脚 0: gpio、lcd、csd 和 sarmux
3	P2.1	2	P2.1	-	-	3	P2.1	sarmux.1	-	-	-	-	端口 2 引脚 1: gpio、lcd、csd 和 sarmux
4	P2.2	3	P2.2	5	P2.2	4	P2.2	sarmux.2	-	-	-	-	端口 2 引脚 2: gpio、lcd、csd 和 sarmux
5	P2.3	4	P2.3	6	P2.3	5	P2.3	sarmux.3	-	-	-	-	端口 2 引脚 3: gpio、lcd、csd 和 sarmux
6	P2.4	5	P2.4	7	P2.4	6	P2.4	sarmux.4	tcpwm0_p[1]	-	-	-	端口 2 引脚 4: gpio、lcd、csd、sarmux 和 pwm
7	P2.5	6	P2.5	8	P2.5	7	P2.5	sarmux.5	tcpwm0_n[1]	-	-	-	端口 2 引脚 5: gpio、lcd、csd、sarmux 和 pwm
8	P2.6	7	P2.6	9	P2.6	8	P2.6	sarmux.6	tcpwm1_p[1]	-	-	-	端口 2 引脚 6: gpio、lcd、csd、sarmux 和 pwm
9	P2.7	8	P2.7	10	P2.7	9	P2.7	sarmux.7	tcpwm1_n[1]	-	-	-	端口 2 引脚 7: gpio、lcd、csd、sarmux 和 pwm
10	VSS	9	VSS	-	-	-	-	-	-	-	-	-	接地
-	-	-	-	-	-	10	NC	-	-	-	-	-	无连接
-	-	-	-	-	-	11	NC	-	-	-	-	-	无连接
11	P3.0	10	P3.0	11	P3.0	12	P3.0	-	tcpwm0_p[0]	scb1_uart_rx[0]	scb1_i2c_scl[0]	scb1_spi_mosi[0]	端口 3 引脚 0: gpio、lcd、csd、pwm 和 scb1
12	P3.1	11	P3.1	12	P3.1	13	P3.1	-	tcpwm0_n[0]	scb1_uart_tx[0]	scb1_i2c_sda[0]	scb1_spi_miso[0]	端口 3 引脚 1: gpio、lcd、csd、pwm 和 scb1
13	P3.2	12	P3.2	13	P3.2	14	P3.2	-	tcpwm1_p[0]	-	swd_io[0]	scb1_spi_clk[0]	端口 3 引脚 2: gpio、lcd、csd、pwm、scb1 和 swd
-	-	-	-	-	-	15	VSSD	-	-	-	-	-	接地
14	P3.3	13	P3.3	14	P3.3	16	P3.3	-	tcpwm1_n[0]	-	swd_clk[0]	scb1_spi_ssel_0[0]	端口 3 引脚 3: gpio、lcd、csd、pwm、scb1 和 swd
15	P3.4	14	P3.4	-	-	17	P3.4	-	tcpwm2_p[0]	-	-	scb1_spi_ssel_1	端口 3 引脚 4: gpio、lcd、csd、pwm 和 scb1
16	P3.5	15	P3.5	-	-	18	P3.5	-	tcpwm2_n[0]	-	-	scb1_spi_ssel_2	端口 3 引脚 5: gpio、lcd、csd、pwm 和 scb1
17	P3.6	16	P3.6	-	-	19	P3.6	-	tcpwm3_p[0]	-	swd_io[1]	scb1_spi_ssel_3	端口 3 引脚 6: gpio、lcd、csd、pwm、scb1 和 swd
18	P3.7	17	P3.7	-	-	20	P3.7	-	tcpwm3_n[0]	-	swd_clk[1]	-	端口 3 引脚 7: gpio、lcd、csd、pwm 和 swd

44-TQFP		40-QFN		28-SSOP		48-TQFP		引脚的备用功能					引脚说明
引脚	名称	引脚	名称	引脚	名称	引脚	名称	模拟	备用功能 1	备用功能 2	备用功能 3	备用功能 4	
19	VDDD	-	-	-	-	21	VDDD	-	-	-	-	-	数字供电, 1.8 ~ 5.5 V
20	P4.0	18	P4.0	15	P4.0	22	P4.0	-	-	scb0_uart_rx	scb0_i2c_scl	scb0_spi_mosi	端口 4 引脚 0: gpio、lcd、csd 和 scb0
21	P4.1	19	P4.1	16	P4.1	23	P4.1	-	-	scb0_uart_tx	scb0_i2c_sda	scb0_spi_miso	端口 4 引脚 1: gpio、lcd、csd 和 scb0
22	P4.2	20	P4.2	17	P4.2	24	P4.2	csd_c_mod	-	-	-	scb0_spi_clk	端口 4 引脚 2: gpio、lcd、csd 和 scb0
23	P4.3	21	P4.3	18	P4.3	25	P4.3	csd_c_sh_tank	-	-	-	scb0_spi_ssel_0	端口 4 引脚 3: gpio、lcd、csd 和 scb0
-	-	-	-	-	-	26	NC	-	-	-	-	-	无连接
-	-	-	-	-	-	27	NC	-	-	-	-	-	无连接
24	P0.0	22	P0.0	19	P0.0	28	P0.0	comp1_inp	-	-	-	scb0_spi_ssel_1	端口 0 引脚 0: gpio、lcd、csd、scb0 和 comp
25	P0.1	23	P0.1	20	P0.1	29	P0.1	comp1_inn	-	-	-	scb0_spi_ssel_2	端口 0 引脚 1: gpio、lcd、csd、scb0 和 comp
26	P0.2	24	P0.2	21	P0.2	30	P0.2	comp2_inp	-	-	-	scb0_spi_ssel_3	端口 0 引脚 2: gpio、lcd、csd、scb0 和 comp
27	P0.3	25	P0.3	22	P0.3	31	P0.3	comp2_inn	-	-	-	-	端口 0 引脚 3: gpio、lcd、csd 和 comp
28	P0.4	26	P0.4	-	-	32	P0.4	-	-	scb1_uart_rx[1]	scb1_i2c_scl[1]	scb1_spi_mosi[1]	端口 0 引脚 4: gpio、lcd、csd 和 scb1
29	P0.5	27	P0.5	-	-	33	P0.5	-	-	scb1_uart_tx[1]	scb1_i2c_sda[1]	scb1_spi_miso[1]	端口 0 引脚 5: gpio、lcd、csd 和 scb1
30	P0.6	28	P0.6	23	P0.6	34	P0.6	-	ext_clk	-	-	scb1_spi_clk[1]	端口 0 引脚 6: gpio、lcd、csd、scb1 和 ext_clk
31	P0.7	29	P0.7	24	P0.7	35	P0.7	-	-	-	wakeup	scb1_spi_ssel_0[1]	端口 0 引脚 5: gpio、lcd、csd 和 scb1
32	XRES	30	XRES	25	XRES	36	XRES	-	-	-	-	-	芯片复位, 低电平有效
33	VCCD	31	VCCD	26	VCCD	37	VCCD	-	-	-	-	-	稳压供电, 连接到 1 μF 的电容或 1.8 V 的电压
-	-	-	-	-	-	38	VSSD	-	-	-	-	-	数字地
34	VDDD	32	VDDD	27	VDD	39	VDDD	-	-	-	-	-	数字供电, 1.8 ~ 5.5 V
35	VDDA	33	VDDA	27	VDD	40	VDDA	-	-	-	-	-	模拟供电, 1.8 ~ 5.5 V, 等于 VDDD
36	VSSA	34	VSSA	28	VSS	41	VSSA	-	-	-	-	-	模拟地
37	P1.0	35	P1.0	1	P1.0	42	P1.0	ctb.oa0.inp	tcpwm2_p[1]	-	-	-	端口 1 引脚 0: gpio、lcd、csd、ctb 和 pwm
38	P1.1	36	P1.1	2	P1.1	43	P1.1	ctb.oa0.inm	tcpwm2_n[1]	-	-	-	端口 1 引脚 1: gpio、lcd、csd、ctb 和 pwm
39	P1.2	37	P1.2	3	P1.2	44	P1.2	ctb.oa0.out	tcpwm3_p[1]	-	-	-	端口 1 引脚 2: gpio、lcd、csd、ctb 和 pwm
40	P1.3	38	P1.3	-	-	45	P1.3	ctb.oa1.out	tcpwm3_n[1]	-	-	-	端口 1 引脚 3: gpio、lcd、csd、ctb 和 pwm
41	P1.4	39	P1.4	-	-	46	P1.4	ctb.oa1.inm	-	-	-	-	端口 1 引脚 4: gpio、lcd、csd 和 ctb
42	P1.5	-	-	-	-	47	P1.5	ctb.oa1.inp	-	-	-	-	端口 1 引脚 5: gpio、lcd、csd 和 ctb
43	P1.6	-	-	-	-	48	P1.6	ctb.oa0.inp_alt	-	-	-	-	端口 1 引脚 6: gpio、lcd 和 csd
44	P1.7/VREF	40	P1.7/VREF	4	P1.7/VREF	1	P1.7/VREF	ctb.oa1.inp_ext_vref	-	-	-	-	端口 1 引脚 7: gpio、lcd、csd 和 ext_ref

下面是 PSoC 4200 的引脚列表 (35-WLCSP)。

35-CSP		引脚的备用功能					引脚说明
引脚	名称	模拟	备用功能 1	备用功能 2	备用功能 3	备用功能 4	
D3	P2.2	sarmux.2	-	-	-	-	端口 2 引脚 2: gpio、lcd、csd 和 sarmux
E4	P2.3	sarmux.3	-	-	-	-	端口 2 引脚 3: gpio、lcd、csd 和 sarmux
E5	P2.4	sarmux.4	tcpwm0_p[1]	-	-	-	端口 2 引脚 4: gpio、lcd、csd、sarmux 和 pwm
E6	P2.5	sarmux.5	tcpwm0_n[1]	-	-	-	端口 2 引脚 5: gpio、lcd、csd、sarmux 和 pwm
E3	P2.6	sarmux.6	tcpwm1_p[1]	-	-	-	端口 2 引脚 6: gpio、lcd、csd、sarmux 和 pwm
E2	P2.7	sarmux.7	tcpwm1_n[1]	-	-	-	端口 2 引脚 7: gpio、lcd、csd、sarmux 和 pwm
E1	P3.0	-	tcpwm0_p[0]	scb1_uart_rx[0]	scb1_i2c_scl[0]	scb1_spi_mosi[0]	端口 3 引脚 0: gpio、lcd、csd、pwm 和 scb1
D2	P3.1	-	tcpwm0_n[0]	scb1_uart_tx[0]	scb1_i2c_sda[0]	scb1_spi_miso[0]	端口 3 引脚 1: gpio、lcd、csd、pwm 和 scb1
D1	P3.2	-	tcpwm1_p[0]	-	swd_io[0]	scb1_spi_clk[0]	端口 3 引脚 2: gpio、lcd、csd、pwm、scb1 和 swd
B7	VSS	-	-	-	-	-	接地
C1	P3.3	-	tcpwm1_n[0]	-	swd_clk[0]	scb1_spi_ssel_0[0]	端口 3 引脚 3: gpio、lcd、csd、pwm、scb1 和 swd
C2	P3.4	-	tcpwm2_p[0]	-	-	scb1_spi_ssel_1	端口 3 引脚 4: gpio、lcd、csd、pwm 和 scb1
B1	P4.0	-	-	scb0_uart_rx	scb0_i2c_scl	scb0_spi_mosi	端口 4 引脚 0: gpio、lcd、csd 和 scb0
B2	P4.1	-	-	scb0_uart_tx	scb0_i2c_sda	scb0_spi_miso	端口 4 引脚 1: gpio、lcd、csd 和 scb0
A2	P4.2	csd_c_mod	-	-	-	scb0_spi_clk	端口 4 引脚 2: gpio、lcd、csd 和 scb0
A1	P4.3	csd_c_sh_tank	-	-	-	scb0_spi_ssel_0	端口 4 引脚 3: gpio、lcd、csd 和 scb0
C3	P0.0	comp1_inp	-	-	-	scb0_spi_ssel_1	端口 0 引脚 0: gpio、lcd、csd、scb0 和 comp
A5	P0.1	comp1_inn	-	-	-	scb0_spi_ssel_2	端口 0 引脚 1: gpio、lcd、csd、scb0 和 comp
A4	P0.2	comp2_inp	-	-	-	scb0_spi_ssel_3	端口 0 引脚 2: gpio、lcd、csd、scb0 和 comp
A3	P0.3	comp2_inn	-	-	-	-	端口 0 引脚 3: gpio、lcd、csd 和 comp
B3	P0.4	-	-	scb1_uart_rx[1]	scb1_i2c_scl[1]	scb1_spi_mosi[1]	端口 0 引脚 4: gpio、lcd、csd 和 scb1
A6	P0.5	-	-	scb1_uart_tx[1]	scb1_i2c_sda[1]	scb1_spi_miso[1]	端口 0 引脚 5: gpio、lcd、csd 和 scb1
B4	P0.6	-	ext_clk	-	-	scb1_spi_clk[1]	端口 0 引脚 6: gpio、lcd、csd、scb1 和 ext_clk
B5	P0.7	-	-	-	wakeup	scb1_spi_ssel_0[1]	端口 0 引脚 5: gpio、lcd、csd 和 scb1
B6	XRES	-	-	-	-	-	芯片复位, 低电平有效
A7	VCCD	-	-	-	-	-	稳压供电, 连接到 1 μF 的电容或 1.8 V 的电压
C7	VDD	-	-	-	-	-	供电, 1.8 - 5.5V
C4	P1.0	ctb.0a0.inp	tcpwm2_p[1]	-	-	-	端口 1 引脚 0: gpio、lcd、csd、ctb 和 pwm
C5	P1.1	ctb.0a0.inm	tcpwm2_n[1]	-	-	-	端口 1 引脚 1: gpio、lcd、csd、ctb 和 pwm
C6	P1.2	ctb.0a0.out	tcpwm3_p[1]	-	-	-	端口 1 引脚 2: gpio、lcd、csd、ctb 和 pwm

35-CSP		引脚的备用功能					引脚说明
引脚	名称	模拟	备用功能 1	备用功能 2	备用功能 3	备用功能 4	
D7	P1.3	ctb.oa1.out	tcpwm3_n[1]	–	–	–	端口 1 引脚 3: gpio、lcd、csd、ctb 和 pwm
D4	P1.4	ctb.oa1.inm	–	–	–	–	端口 1 引脚 4: gpio、lcd、csd 和 ctb
D5	P1.5	ctb.oa1.inp	–	–	–	–	端口 1 引脚 5: gpio、lcd、csd 和 ctb
D6	P1.6	ctb.oa0.inp_alt	–	–	–	–	端口 1 引脚 6: gpio、lcd 和 csd
E7	P1.7/VR EF	ctb.oa1.inp_alt ext_vref	–	–	–	–	端口 1 引脚 7: gpio、lcd、csd 和 ext_ref

各种引脚功能的说明如下：

VDD: 模拟和数据部分的电源（其中没有 V_{DDA} 引脚）。

VDDA: 允许封装引脚的模拟 V_{DD} 引脚；否则短路连接 V_{DDD} 。

VSSA: 允许封装引脚的模拟接地引脚；否则短路连接 VSS 。

VSS: 接地引脚。

VCCD: 稳压数字电源（ $1.8\text{ V} \pm 5\%$ ）。

引脚端口都可以作为 LCD 共模信号、LCD 段驱动、或 CSD 感应使用，并且屏蔽引脚可以与 AMUXBUS A 或 B 相连，或都作为固件或 DSI 信号可驱动的 GPIO 引脚使用。

支持以下封装：48-TQFP、44-TQFP、40-QFN 和 28-SSOP。

图 7. 48-TQFP 引脚分布




图 8. 44-TQFP 芯片的引脚分布




图 9. 40-QFN 引脚分布




图 10. 35-WLCSP





图 11. 28-SSOP 引脚分布



电源

下面的电源系统框图显示为 PSoC 4200 实现的电源引脚最小设置情况。该系统具有一个处于活动模式的电压调节器，以用于数字电路。由于没有模拟调压器，因此模拟电路直接使用 V_{DDA} 输入来运行。深度睡眠模式和休眠（降低供电电压和保留）模式有独立调压器。带隙有一个独立的低噪声电压调节器。所有功能和电路都在 1.71 至 5.5 V 的供电电压范围内运行。

PSoC 4200 系列提供两种不同的电源操作模式：非稳压外部供电和稳压外部供电。

非稳压外部供电

在该模式下，PSoC 4200 由一个外部电源供电，它的电压范围为 1.8 V 至 5.5 V。此范围还用于电池供电操作，例如，芯片可以由一个电池系统供电，其电压从启动时的 3.5 V 降至 1.8 V。在此模式下，PSoC 4200 的内部电压调节器为内部逻辑供电，并且其 V_{CCD} 输出必须通过一个外部电容（在 1 至 1.6 μF 范围内；X5R 陶瓷或性能更好的电容）旁路接地。

必须同时短路 V_{DDA} 和 V_{DDD} ；因此，也要同时短路 V_{SSA} 和 V_{SS} 。 V_{DDD} 必须通过旁路电容连接到地，通常选用一个 1 μF 和一个 0.1 μF 的电容。请注意，这只是简单的经验法则。对于重要的应用，PCB 布局、走线间的电感和旁路电容寄生需要通过仿真以获得最佳的旁路。

图 12. 48-TQFP 封装示例





图 13. 44 TQFP 封装示例



电源	旁路电容
$V_{DDD}-V_{SS}$	每个引脚上安装 0.1 μF 的陶瓷电容 (C2、C6)，加上一个 1 ~ 10 μF 的大容量电容 (C1)。
$V_{DDA}-V_{SSA}$	引脚上 0.1 μF 的陶瓷电容 (C4)。另外有一个 1 μF 到 10 μF 的大容量电容 (C3)。
$V_{CCD}-V_{SS}$	在 V_{CCD} 引脚上安装 1 μF 的陶瓷电容 (C5)。
$V_{REF}-V_{SSA}$ (可选)	通过一个大小为 1 μF 到 10 μF 的电容可以旁路内部带隙。

注意： 查看数据手册要求的旁路电容值是一个好的习惯，特别是工作电压和直流偏置规范。对于一些电容，如果直流偏置电压 (V_{DDA} 、 V_{DDD} 或 V_{CCD}) 占额定工作电压的比例比较大，那么实际电容则明显降低。

图 14. 40-QFN 示例





图 15. 28-SSOP 示例



稳压外部供电

在该模式下，PSoC 4200 由一个外部电源供电，它的范围为 1.71 V 至 1.89 V (1.8 ±5%)；请注意，此范围必须包括了电源纹波。在该模式中，同时短路并旁路 V_{CCD}、V_{DDA} 和 V_{DDD} 引脚。在固件中，内部调压器被禁用。

开发支持

PSoC 4200 系列具有一系列丰富的文档、开发工具和在线资源，能够在开发过程中为您提供帮助。更多有关信息，请访问 www.cypress.com/go/psoc4 网站。

文档

一套文档，为 PSoC 4200 系列提供支持，以确保您可以快速找到问题的答案。本节列出了部分关键文档。

软件用户指南：有关如何使用 PSoC Creator 的分步指导。软件用户指南详细介绍了 PSoC Creator 构建流程、如何将源控件与 PSoC Creator 结合使用等信息。

组件数据手册：PSoC 非常灵活，在投入生产很长时间后依然可以创建新的外设（组件）。组件数据手册提供了选择和使用特定组件所需的全部信息，其中包括功能说明、API 文档、示例代码以及交流 / 直流规范。

应用笔记：PSoC 应用笔记深入讨论了 PSoC 的特定应用，例如无刷直流电机控制和片上滤波。除了应用笔记文档之外，应用笔记通常还包括示例项目。

技术参考手册：技术参考手册（TRM）包含使用 PSoC 器件所需的全部技术细节，其中包括所有 PSoC 寄存器的完整说明。技术参考手册（TRM）在 www.cypress.com/psoc4 网站上的文档部分提供。

在线支持

除了印刷文档之外，您还可以随时通过赛普拉斯 PSoC 论坛，与世界各地的 PSoC 用户和专家进行交流。

工具

具备工业标准的内核、编程和调试接口，PSoC 4200 系列是开发工具体系的一个组成部分。有关易于使用的创新型 PSoC Creator IDE、所支持的第三方编译器、编程器、调试器和开发工具包的最新信息，请访问我们的网站：www.cypress.com/go/psoccreator。

电气规范

最大绝对额定值

表 1. 最大绝对额定值^[1]

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID1	V _{DDD_ABS}	相对于 V _{SSD} 的数字供电电压	-0.5	-	6	V	最大绝对值
SID2	V _{CCD_ABS}	相对于 V _{SSD} 的直接数字系统内核输入电压	-0.5	-	1.95	V	最大绝对值
SID3	V _{GPIO_ABS}	GPIO 电压	-0.5	-	V _{DD} +0.5	V	最大绝对值
SID4	I _{GPIO_ABS}	每个 GPIO 上的最大电流	-25	-	25	mA	最大绝对值
SID5	I _{GPIO_injection}	GPIO 注入电流, V _{IH} > V _{DDD} 时, 该值最大; V _{IL} < V _{SS} 时, 该值最小	-0.5	-	0.5	mA	最大绝对值, 每个引脚的灌电流
BID44	ESD_HBM	人体静电放电模型	2200	-	-	V	
BID45	ESD_CDM	充电器件的静电放电模型	500	-	-	V	
BID46	LU	栓锁的引脚电流	-200	-	200	mA	

器件级规范

除非另有说明, 否则所有规范的适用条件都是: -40 °C ≤ TA ≤ 85 °C, 且 TJ ≤ 100 °C。除非另有说明, 否则这些规范的适用范围为 1.71 V ~ 5.5 V。

表 2. 直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID53	V _{DDD}	电源输入电压	1.8	-	5.5	V	使能了电压调节器
SID255	V _{DDD}	未调节电源输入电压	1.71	1.8	1.89	V	旁路内部电压调节器
SID54	V _{CCD}	输出电压 (供给内核逻辑)	-	1.8	-	V	
SID55	C _{EFC}	外部电压调节器旁路电容	1	1.3	1.6	μF	X5R 陶瓷电容或性能更好的电容
SID56	C _{EXC}	内部电压调节器去耦电容	-	1	-	μF	X5R 陶瓷电容或更好的电容
活动模式, V_{DDD} = 1.71 V 到 5.5 V。典型值的测量条件为 V_{DD} = 3.3 V。							
SID9	I _{DD5}	从闪存执行; CPU 的运行速度为 6 MHz	-	-	2.8	mA	
SID10	I _{DD6}	从闪存执行; CPU 的运行速度为 6 MHz	-	2.2	-	mA	T = 25 °C
SID12	I _{DD8}	从闪存执行; CPU 的运行速度为 12 MHz	-	-	4.2	mA	
SID13	I _{DD9}	从闪存执行; CPU 的运行速度为 12 MHz	-	3.7	-	mA	T = 25 °C
SID16	I _{DD11}	从闪存执行; CPU 的运行速度为 24 MHz	-	6.7	-	mA	T = 25 °C
SID17	I _{DD12}	从闪存执行; CPU 的运行速度为 24 MHz	-	-	7.2	mA	
SID19	I _{DD14}	从闪存执行; CPU 的运行速度为 48 MHz	-	12.8	-	mA	T = 25 °C
SID20	I _{DD15}	从闪存执行; CPU 的运行速度为 48 MHz	-	-	13.8	mA	
睡眠模式, V_{DDD} = 1.7 V 到 5.5 V							
SID25	I _{DD20}	I ² C 唤醒功能、WDT 和比较器都打开。 6 MHz	-	1.3	1.8	mA	

注意:

1. 器件在高于表 1 中所列出的最大绝对值工作可能会造成永久性损害。长期使用最大绝对值可能会影响器件的可靠性。最大存放温度是 150 °C, 符合 JEDEC 标准 JESD22-A103 — 高温存放使用寿命。如果采用的值低于最大绝对值但高于正常值, 则器件不能正常工作。

表 2. 直流规范 (续)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID25A	I _{DD20A}	I ² C 唤醒功能、WDT 和比较器都打开。 12 MHz	-	1.7	2.2	mA	
深度睡眠模式, V _{DD} = 1.8 V 到 3.6 V (使能电压调节器)							
SID31	I _{DD26}	I ² C 唤醒和 WDT 打开	-	1.3	-	μA	T = 25 °C, 电压 = 3.6 V
SID32	I _{DD27}	I ² C 唤醒和 WDT 打开	-	-	50	μA	T = 85 °C
深度睡眠模式, V _{DD} = 3.6 V 到 5.5 V							
SID34	I _{DD29}	I ² C 唤醒和 WDT 打开	-	15	-	μA	T = 25 °C, 电压 = 5.5 V
深度睡眠模式, V _{DD} = 1.71 V 到 1.89 V (旁路电压调节器)							
SID37	I _{DD32}	I ² C 唤醒和 WDT 打开	-	1.7	-	μA	T = 25 °C
SID38	I _{DD33}	I ² C 唤醒和 WDT 打开	-	-	440	μA	T = 85 °C
休眠模式, V _{DD} = 1.8 V 到 3.6 V (电压调节器打开; 由出厂校准保证)							
SID40	I _{DD35}	GPIO 和复位有效	-	150	-	nA	T = 25 °C, 电压 = 3.6 V
SID41	I _{DD36}	GPIO 和复位有效	-	-	1	μA	T = 85 °C
休眠模式, V _{DD} = 3.6 V 到 5.5 V (由出厂校准保证)							
SID43	I _{DD38}	GPIO 和复位有效	-	150	-	nA	T = 25 °C, 电压 = 5.5 V
休眠模式, V _{DD} = 1.71 V 到 1.89 V (旁路电压调节器; 由出厂校准保证)							
SID46	I _{DD41}	GPIO 和复位有效	-	150	-	nA	T = 25 °C
SID47	I _{DD42}	GPIO 和复位有效	-	-	1	μA	T = 85 °C
停止模式 (由出厂校准保证)							
SID304	I _{DD43A}	停止模式下的电流; V _{DD} = 3.6 V	-	20	80	nA	
XRES 电流							
SID307	I _{DD_XR}	触发 XRES 时的供电电流	-	2	5	mA	

表 3. 交流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID48	F _{CPU}	CPU 频率	DC	-	48	MHz	1.71 ≤ V _{DD} ≤ 5.5
SID49	T _{SLEEP}	从睡眠模式唤醒的时间	-	0	-	μs	由出厂校准保证
SID50	T _{DEEPSLEEP}	从深度睡眠模式唤醒的时间	-	-	25	μs	24 MHz IMO。 由出厂校准保证
SID51	T _{HIBERNATE}	从休眠和停止模式唤醒的时间	-	-	2	ms	由出厂校准保证
SID52	T _{RESETWIDTH}	外部复位脉冲宽度	1	-	-	μs	由出厂校准保证

GPIO

表 4. GPIO 直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID57	$V_{IH}^{[2]}$	输入高电平阈值	$0.7 \times V_{DDD}$	–	–	V	CMOS 输入
SID58	V_{IL}	输入低电平阈值	–	–	$0.3 \times V_{DDD}$	V	CMOS 输入
SID241	$V_{IH}^{[2]}$	LVTTL 输入, $V_{DDD} < 2.7 V$	$0.7 \times V_{DDD}$	–	–	V	
SID242	V_{IL}	LVTTL 输入, $V_{DDD} < 2.7 V$	–	–	$0.3 \times V_{DDD}$	V	
SID243	$V_{IH}^{[2]}$	LVTTL 输入, $V_{DDD} \geq 2.7 V$	2.0	–	–	V	
SID244	V_{IL}	LVTTL 输入, $V_{DDD} \geq 2.7 V$	–	–	0.8	V	
SID59	V_{OH}	输出高电平电压	$V_{DDD} - 0.6$	–	–	V	$V_{DDD} = 3 V$ 时, $I_{OH} = 4 mA$
SID60	V_{OH}	输出高电平电压	$V_{DDD} - 0.5$	–	–	V	$V_{DDD} = 1.8 V$ 时, $I_{OH} = 1 mA$
SID61	V_{OL}	输出低电平电压	–	–	0.6	V	$V_{DDD} = 1.8 V$ 时, $I_{OL} = 4 mA$
SID62	V_{OL}	输出低电平电压	–	–	0.6	V	$V_{DDD} = 3 V$ 时, $I_{OL} = 8 mA$
SID62A	V_{OL}	输出低电平电压	–	–	0.4	V	$V_{DDD} = 3 V$ 时, $I_{OL} = 3 mA$
SID63	R_{PULLUP}	上拉电阻	3.5	5.6	8.5	k Ω	
SID64	$R_{PULLDOWN}$	下拉电阻	3.5	5.6	8.5	k Ω	
SID65	I_{IL}	输入漏电流 (绝对值)	–	–	2	nA	25 °C, $V_{DDD} = 3.0 V$
SID65A	I_{IL_CTBM}	CTBM 引脚的输入漏电流 (绝对值)	–	–	4	nA	
SID66	C_{IN}	输入电容	–	–	7	pF	
SID67	V_{HYSTTL}	输入迟滞 LVTTL 电平	25	40	–	mV	$V_{DDD} \geq 2.7 V$ 。 由出厂校准保证
SID68	$V_{HYSCMOS}$	输入迟滞 CMOS	$0.05 \times V_{DDD}$	–	–	mV	由出厂校准保证
SID69	I_{DIODE}	通过保护二极管到达 V_{DD}/V_{SS} 的导通电流	–	–	100	μA	由出厂校准保证
SID69A	I_{TOT_GPIO}	芯片的最大总拉电流或灌电流	–	–	200	mA	由出厂校准保证

注意:

- V_{IH} 不能超过 $V_{DDD} + 0.2 V$ 。

表 5. GPIO 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID70	T _{RISEF}	快速强驱动模式下的上升时间	2	–	12	ns	V _{DD} = 3.3 V, C _{load} = 25 pF
SID71	T _{FALLF}	快速强驱动模式下的下降时间	2	–	12	ns	V _{DD} = 3.3 V, C _{load} = 25 pF
SID72	T _{RISES}	慢速强驱动模式下的上升时间	10	–	60	ns	V _{DD} = 3.3 V, C _{load} = 25 pF
SID73	T _{FALLS}	慢速强驱动模式下的下降时间	10	–	60	ns	V _{DD} = 3.3 V, C _{load} = 25 pF
SID74	F _{GPIOUT1}	GPIO 的输出频率; 3.3 V ≤ V _{DD} ≤ 5.5 V。快速强驱动模式。	–	–	33	MHz	90/10%、25 pF 负载、60/40 占空比
SID75	F _{GPIOUT2}	GPIO 的输出频率; 1.7 V ≤ V _{DD} ≤ 3.3 V。快速强驱动模式。	–	–	16.7	MHz	90/10%、25 pF 负载、60/40 占空比
SID76	F _{GPIOUT3}	GPIO 的输出频率; 3.3 V ≤ V _{DD} ≤ 5.5 V。慢速强驱动模式。	–	–	7	MHz	90/10%、25 pF 负载、60/40 占空比
SID245	F _{GPIOUT4}	GPIO 的输出频率; 1.7 V ≤ V _{DD} ≤ 3.3 V。慢速强驱动模式。	–	–	3.5	MHz	90/10%、25 pF 负载、60/40 占空比
SID246	F _{GPIOIN}	GPIO 输入工作频率; 1.71 V ≤ V _{DD} ≤ 5.5 V	–	–	48	MHz	90/10% V _{IO}

XRES

表 6. XRES 直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID77	V _{IH}	输入高电平阈值	0.7 × V _{DD}	–	–	V	CMOS 输入
SID78	V _{IL}	输入低电平阈值	–	–	0.3 × V _{DD}	V	CMOS 输入
SID79	R _{PULLUP}	上拉电阻	3.5	5.6	8.5	kΩ	
SID80	C _{IN}	输入电容	–	3	–	pF	
SID81	V _{HYSXRES}	输入电压迟滞	–	100	–	mV	由出厂校准保证
SID82	I _{DIODE}	通过保护二极管到达 V _{DD} /V _{SS} 的导通电流	–	–	100	μA	由出厂校准保证

表 7. XRES 交流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID83	T _{RESETWIDTH}	复位脉冲宽度	1	–	–	μs	由出厂校准保证

模拟外设

运算放大器

表 8. 运算放大器规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
	I _{DD}	运算放大器模块电流。无负载。	-	-	-	-	
SID269	I _{DD_HI}	功耗 = 高	-	1000	1300	μA	
SID270	I _{DD_MED}	功耗 = 中	-	320	500	μA	
SID271	I _{DD_LOW}	功耗 = 低	-	250	350	μA	
	GBW	负载 = 20 pF, 0.1 mA。V _{D_{DDA}} = 2.7 V	-	-	-	-	
SID272	GBW_HI	功耗 = 高	6	-	-	MHz	
SID273	GBW_MED	功耗 = 中	4	-	-	MHz	
SID274	GBW_LO	功耗 = 低	-	1	-	MHz	
	I _{OUT_MAX}	V _{D_{DDA}} ≥ 2.7 V, 电源电压 = 500 mV	-	-	-	-	
SID275	I _{OUT_MAX_HI}	功耗 = 高	10	-	-	mA	
SID276	I _{OUT_MAX_MID}	功耗 = 中	10	-	-	mA	
SID277	I _{OUT_MAX_LO}	功耗 = 低	-	5	-	mA	
	I _{OUT}	V _{D_{DDA}} = 1.71 V, 轨道的电压 500 mV	-	-	-	-	
SID278	I _{OUT_MAX_HI}	功耗 = 高	4	-	-	mA	
SID279	I _{OUT_MAX_MID}	功耗 = 中	4	-	-	mA	
SID280	I _{OUT_MAX_LO}	功耗 = 低	-	2	-	mA	
SID281	V _{IN}	电荷泵打开, V _{D_{DDA}} ≥ 2.7 V	-0.05	-	V _{D_{DDA}} - 0.2	V	
SID282	V _{CM}	电荷泵打开, V _{D_{DDA}} ≥ 2.7 V	-0.05	-	V _{D_{DDA}} - 0.2	V	
	V _{OUT}	V _{D_{DDA}} ≥ 2.7 V	-	-	-	-	
SID283	V _{OUT_1}	功耗 = 高, 负载电流 = 10 mA	0.5	-	V _{D_{DDA}} - 0.5	V	
SID284	V _{OUT_2}	功耗 = 高, 负载电流 = 1 mA	0.2	-	V _{D_{DDA}} - 0.2	V	
SID285	V _{OUT_3}	功耗 = 中, 负载电流 = 1 mA	0.2	-	V _{D_{DDA}} - 0.2	V	
SID286	V _{OUT_4}	功耗 = 低, 负载电流 = 0.1 mA	0.2	-	V _{D_{DDA}} - 0.2	V	
SID288	V _{OS_TR}	偏移电压, 校准后	1	±0.5	1	mV	高功耗模式
SID288A	V _{OS_TR}	偏移电压, 校准后	-	±1	-	mV	中等功耗模式
SID288B	V _{OS_TR}	偏移电压, 校准后	-	±2	-	mV	低功耗模式
SID290	V _{OS_DR_TR}	偏移电压漂移, 校准后	-10	±3	10	μV/C	高功耗模式
SID290A	V _{OS_DR_TR}	偏移电压漂移, 校准后	-	±10	-	μV/C	中等功耗模式
SID290B	V _{OS_DR_TR}	偏移电压漂移, 校准后	-	±10	-	μV/C	低功耗模式
SID291	CMRR	DC	70	80	-	dB	V _{DDD} = 3.6 V
SID292	PSRR	工作频率为 1 kHz, 纹波电压 = 100 mV	70	85	-	dB	V _{DDD} = 3.6 V
	噪声		-	-	-	-	
SID293	V _{N1}	参考输入, 1 Hz - 1 GHz, 功耗 = 高	-	94	-	μVrms	
SID294	V _{N2}	参考输入, 1 kHz, 功耗 = 高	-	72	-	nV/rtHz	
SID295	V _{N3}	参考输入, 频率 = 10 kHz, 功耗 = 高	-	28	-	nV/rtHz	
SID296	V _{N4}	参考输入, 频率 = 100 kHz, 功耗 = 高	-	15	-	nV/rtHz	
SID297	Cload	稳定输出模式下的最大负载。 Cload = 50 pF 时满足性能规范。	-	-	125	pF	
SID298	Slew_rate	Cload = 50 pF, 功耗 = 高, V _{D_{DDA}} ≥ 2.7 V	6	-	-	V/μsec	

表 8. 运算放大器规范
(由出厂校准保证) (续)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID299	T _{op_wake}	从禁用到启用的时间, 无外部 RC 电路。	-	300	-	μSec	
	Comp_mode	比较器模式; 50 mV 驱动, Trise = Tfall (近似值)	-	-	-		
SID300	T _{PD1}	响应时间; 功耗 = 高	-	150	-	nsec	
SID301	T _{PD2}	响应时间; 功耗 = 中	-	400	-	nsec	
SID302	T _{PD3}	响应时间; 功耗 = 低	-	2000	-	nsec	
SID303	V _{hyst_op}	迟滞	-	10	-	mV	

比较器

表 9. 比较器直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID85	V _{OFFSET2}	输入偏移电压	-	-	±4	mV	
SID85A	V _{OFFSET3}	输入偏移电压。超低功耗模式。	-	±12	-	mV	
SID86	V _{HYST}	迟滞 (使能)	-	10	35	mV	由出厂校准保证
SID87	V _{ICM1}	正常模式下的共模输入电压	0	-	V _{DDD} - 0.1	V	模式 1 和 2。 由出厂校准保证
SID247	V _{ICM2}	低功耗模式下的共模输入电压	0	-	V _{DDD}	V	由出厂校准保证
SID247A	V _{ICM2}	超低功耗模式下的共模输入电压	0	-	V _{DDD} - 1.15	V	由出厂校准保证
SID88	CMRR	共模抑制比	50	-	-	dB	V _{DDD} ≥ 2.7 V。 由出厂校准保证
SID88A	CMRR	共模抑制比	42	-	-	dB	V _{DDD} < 2.7 V。 由出厂校准保证
SID89	I _{CMP1}	模块电流, 正常模式	-	-	280	μA	由出厂校准保证
SID248	I _{CMP2}	模块电流, 低功耗模式	-	-	50	μA	由出厂校准保证
SID259	I _{CMP3}	模块电流, 超低功耗模式	-	-	6	μA	由出厂校准保证
SID90	Z _{CMP}	比较器的直流输入阻抗	35	-	-	MΩ	由出厂校准保证

表 10. 比较器交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID91	T _{RESP1}	响应时间, 正常模式	-	-	38	ns	过压值为 50 mV
SID258	T _{RESP2}	响应时间, 低功耗模式	-	-	70	ns	过压值为 50 mV
SID92	T _{RESP3}	响应时间, 超低功耗模式	-	-	2.3	µs	过压值为 200 mV

温度传感器

表 11. 传感器的温度规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID93	T _{SENSACC}	传感器的温度精度	-5	±1	+5	°C	-40 ~ +85 °C

SAR ADC

表 12. SAR ADC 直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID94	A_RES	分辨率	-	-	12	位	
SID95	A_CHNIS_S	通道数量 — 单端	-	-	8		8 个全速通道
SID96	A-CHNKS_D	通道数量 (差分)	-	-	4		差分输入使用相邻 I/O
SID97	A-MONO	单调性	-	-	-		有。基于器件的特性
SID98	A_GAINERR	增益误差	-	-	±0.1	%	使用外部参考。由出厂校准保证
SID99	A_OFFSET	输入偏移电压	-	-	2	mV	使用 1 V V _{REF} 测量。由出厂校准保证
SID100	A_ISAR	电流消耗	-	-	1	mA	
SID101	A_VINS	输入电压范围 — 单端	V _{SS}	-	V _{DDA}	V	基于器件特性
SID102	A_VIND	输入电压范围 — 差分	V _{SS}	-	V _{DDA}	V	基于器件特性
SID103	A_INRES	输入电阻	-	-	2.2	KΩ	基于器件特性
SID104	A_INCAP	输入电容	-	-	10	pF	基于器件特性
SID106	A_PSRR	电源抑制比	70	-	-	dB	
SID107	A_CMRR	共模抑制比	66	-	-	dB	在 1 V 电压下测量
SID111	A_INL	积分非线性	-1.7	-	+2	LSB	V _{DD} = 1.71 ~ 5.5 V, 采样率 = 1 Msps, V _{ref} = 1 ~ 5.5 V。
SID111A	A_INL	积分非线性	-1.5	-	+1.7	LSB	V _{DDD} = 1.71 ~ 3.6 V, 采样率 = 1 Msps, V _{ref} = 1.71 V ~ V _{DDD} 。
SID111B	A_INL	积分非线性	-1.5	-	+1.7	LSB	V _{DDD} = 1.71 ~ 5.5 V, 采样率 = 500 Ksps, V _{ref} = 1 ~ 5.5 V。
SID112	A_DNL	微分非线性	-1	-	+2.2	LSB	V _{DDD} = 1.71 ~ 5.5 V, 采样率 = 1 Msps, V _{ref} = 1 ~ 5.5 V。

表 12. SAR ADC 直流规范 (续)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID112A	A_DNL	微分非线性	-1	-	+2	LSB	$V_{DD} = 1.71 \sim 3.6 \text{ V}$, 采样率 = 1 Msps, $V_{ref} = 1.71 \text{ V} \sim V_{DD}$ 。
SID112B	A_DNL	微分非线性	-1	-	+2.2	LSB	$V_{DD} = 1.71 \sim 5.5 \text{ V}$, 采样率 = 500 Ksps, $V_{ref} = 1 \sim 5.5 \text{ V}$ 。

表 13. SAR ADC 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID108	A_SAMP_1	使用外部参考旁路电容时的采样率	-	-	1	Mpsps	
SID108A	A_SAMP_2	不使用旁路电容时的采样率。 参考电压 = V_{DD}	-	-	500	Ksps	
SID108B	A_SAMP_3	不使用旁路电容时的采样率。内部参考	-	-	100	Ksps	
SID109	A_SNR	信噪比和失真比 (SINAD)	65	-	-	dB	$F_{IN} = 10 \text{ kHz}$
SID113	A_THD	总谐波失真	-	-	-65	dB	$F_{IN} = 10 \text{ kHz}$ 。

CSD

表 14. CSD 规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID.CSD#16	IDAC1IDD	IDAC1 (8 位) 模块电流	-	-	1125	μA	
SID.CSD#17	IDAC2IDD	IDAC2 (7 位) 模块电流	-	-	1125	μA	
SID308	VCSD	工作电压范围	1.71	-	5.5	V	
SID308A	Vcompidac	用于 S0 的 IDAC 标准电压范围	0.8	-	VDD-0.8	V	
SID309	IDAC1	8 位分辨率的差分非线性 (DNL)	-1	-	1	LSB	
SID310	IDAC1	8 位分辨率的积分非线性 (INL)	-3	-	3	LSB	
SID311	IDAC2	7 位分辨率的差分非线性 (DNL)	-1	-	1	LSB	
SID312	IDAC2	7 位分辨率的积分非线性 (INL)	-3	-	3	LSB	
SID313	SNR	手指触摸产生的信号与噪声的比率, 灵敏度为 0.1 pF	5	-	-	比率	Clod = 9 ~ 35 pF。
SID314	IDAC1_CRT1	在“高”范围时的 Idac1 (8 位) 输出电流	-	612	-	uA	
SID314A	IDAC1_CRT2	在“低”范围时的 Idac1 (8 位) 输出电流	-	306	-	uA	
SID315	IDAC2_CRT1	在“高”范围时的 Idac2 (7 位) 输出电流	-	304.8	-	uA	
SID315A	IDAC2_CRT2	在“低”范围时的 Idac2 (7 位) 输出电流	-	152.4	-	uA	
SID320	IDACOFFSET	所有零输入	-	-	±1	LSB	
SID321	IDACGAIN	全量程错误抵消偏移	-	-	±10	%	
SID322	IDACMISMATCH	各 IDAC 之间的不一致性	-	-	7	LSB	
SID323	IDACSET8	8 位 IDAC 达到 0.5 LSB 所需的建立时间	-	-	10	μs	全量程跃变。 无外部负载。
SID324	IDACSET7	7 位 IDAC 达到 0.5 LSB 所需的建立时间	-	-	10	μs	全量程跃变。 无外部负载。
SID325	CMOD	外部调制电容	-	2.2	-	nF	5 V 的额定电压, X7R 或 NPO Cap。

数字外设

下列规范适用于定时器模式的定时器 / 计数器 / PWM 外设。

定时器

表 15. 定时器直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID115	I _{TIM1}	频率为 3 MHz 时的模块电流消耗	-	-	19	μA	16 位定时器
SID116	I _{TIM2}	频率为 12 MHz 时的模块电流消耗	-	-	66	μA	16 位定时器
SID117	I _{TIM3}	频率为 48 MHz 时的模块电流消耗	-	-	285	μA	16 位定时器

表 16. 定时器交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID118	T _{TIMFREQ}	工作频率	-	-	48	MHz	
SID119	T _{CAPWINT}	捕获脉冲宽度 (内部)	42	-	-	ns	
SID120	T _{CAPWEXT}	捕获脉冲宽度 (外部)	42	-	-	ns	
SID121	T _{TIMRES}	定时器分辨率	21	-	-	ns	
SID122	T _{TENWIDINT}	使能脉冲宽度 (内部)	42	-	-	ns	
SID123	T _{TENWIDEXT}	使能脉冲宽度 (外部)	42	-	-	ns	
SID124	T _{TIMRESWINT}	复位脉冲宽度 (内部)	42	-	-	ns	
SID125	T _{TIMRESEXT}	复位脉冲宽度 (外部)	42	-	-	ns	

计数器

表 17. 计数器直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID126	I _{CTR1}	频率为 3 MHz 时的模块电流消耗	-	-	19	μA	16 位计数器
SID127	I _{CTR2}	频率为 12 MHz 时的模块电流消耗	-	-	66	μA	16 位计数器
SID128	I _{CTR3}	频率为 48 MHz 时的模块电流消耗	-	-	285	μA	16 位计数器

表 18. 计数器交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID129	T _{CTRFREQ}	工作频率	-	-	48	MHz	
SID130	T _{CTRPWINT}	捕获脉冲宽度 (内部)	42	-	-	ns	
SID131	T _{CTRPWEXT}	捕获脉冲宽度 (外部)	42	-	-	ns	
SID132	T _{CTRES}	计数器分辨率	21	-	-	ns	
SID133	T _{CENWIDINT}	使能脉冲宽度 (内部)	42	-	-	ns	
SID134	T _{CENWIDEXT}	使能脉冲宽度 (外部)	42	-	-	ns	
SID135	T _{CTRRESWINT}	复位脉冲宽度 (内部)	42	-	-	ns	
SID136	T _{CTRRESWEXT}	复位脉冲宽度 (外部)	42	-	-	ns	

脉冲宽度调制 (PWM)

表 19. PWM 直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID137	I _{PWM1}	频率为 3 MHz 时的模块电流消耗	-	-	19	μA	16 位 PWM
SID138	I _{PWM2}	频率为 12 MHz 时的模块电流消耗	-	-	66	μA	16 位 PWM
SID139	I _{PWM3}	频率为 48 MHz 时的模块电流消耗	-	-	285	μA	16 位 PWM

表 20. PWM 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID140	T _{PWMFREQ}	工作频率	-	-	48	MHz	
SID141	T _{PWMPWINT}	脉冲宽度 (内部)	42	-	-	ns	
SID142	T _{PWMEXT}	脉冲宽度 (外部)	42	-	-	ns	
SID143	T _{PWMKILLINT}	停止 (Kill) 信号脉冲宽度 (内部)	42	-	-	ns	
SID144	T _{PWMKILLEXT}	停止 (kill) 信号脉冲宽度 (外部)	42	-	-	ns	
SID145	T _{PWMEINT}	使能脉冲宽度 (内部)	42	-	-	ns	
SID146	T _{PWMENEXT}	使能脉冲宽度 (外部)	42	-	-	ns	
SID147	T _{PWMRESWINT}	复位脉冲宽度 (内部)	42	-	-	ns	
SID148	T _{PWMRESWEXT}	复位脉冲宽度 (外部)	42	-	-	ns	

I²C

表 21. 固定 I²C 直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID149	I _{I2C1}	频率为 100 KHz 时的模块电流消耗	-	-	10.5	μA	
SID150	I _{I2C2}	频率为 400 KHz 时的模块电流消耗	-	-	135	μA	
SID151	I _{I2C3}	比特率为 1 Mbps 时的模块电流消耗	-	-	310	μA	
SID152	I _{I2C4}	在深度睡眠模式下使能 I ² C	-	-	1.4	μA	

表 22. 固定 I²C 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID153	F _{I2C1}	比特率	-	-	1	Mbps	

LCD 直接驱动

表 23. LCD 直接驱动直流规范

(由出厂校准保证)

规格 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID154	I _{LCLOW}	低功耗模式下的工作电流	–	5	–	μA	尺寸为 16 × 4 的小型段式显示屏；频率 = 50 Hz
SID155	C _{LCDCAP}	各个 common/segment 可以驱动的 LCD 电容	–	500	5000	pF	由设计保证
SID156	LCD _{OFFSET}	长期段偏移	–	20	–	mV	
SID157	I _{LCDO P1}	在 PWM 模式下的电流。偏压为 5 V。IMO 的频率为 24 MHz。温度为 25 °C	–	0.6	–	mA	32 COM × 4 SEG, 频率为 50 Hz
SID158	I _{LCDO P2}	PWM 模式电流。3.3 V 偏压。IMO 的频率为 24 MHz。温度为 25 °C	–	0.5	–	mA	32 COM × 4 SEG, 频率为 50 Hz

表 24. LCD 直接驱动交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID159	F _{LCD}	LCD 帧率	10	50	150	Hz	

表 25. 固定 UART 直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID160	I _{UART1}	在速度为 100 Kbits/ 秒下的模块电流消耗	–	–	9	μA	
SID161	I _{UART2}	在速度为 1000 Kbits/ 秒下的模块电流消耗	–	–	312	μA	

表 26. 固定 UART 直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位
SID162	F _{UART}	比特率	–	–	1	Mbps

SPI 规范

表 27. 固定 SPI 直流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位
SID163	I _{SPI1}	在 1 Mbps 下的模块电流消耗	–	–	360	μA
SID164	I _{SPI2}	在 4 Mbps 下的模块电流消耗	–	–	560	μA
SID165	I _{SPI3}	在 8 Mbps 下的模块电流消耗	–	–	600	μA

表 28. 固定 SPI 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位
SID166	F _{SPI}	SPI 工作频率 (主设备; 6X 过采样)	–	–	8	MHz

表 29. SPI 主设备的固定交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位
SID167	T _{DMO}	Sclock 驱动沿后的 MOSI 有效时间	–	–	15	ns
SID168	T _{DSI}	Sclock 捕获沿前的 MISO 有效时间。 全时钟、MISO 推迟采样	20	–	–	ns
SID169	T _{HMO}	关于从设备捕获沿的先前 MOSI 数据保持时间	0	–	–	ns

表 30. SPI 从设备的固定交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位
SID170	T _{DMI}	Sclock 捕获沿前的 MOSI 有效时间	40	–	–	ns
SID171	T _{DSO}	Sclock 驱动沿后的 MISO 有效时间	–	–	42 + 3 × FCPU	ns
SID171A	T _{DSO_ext}	在外部时钟中的 Sclock 驱动沿后的 MISO 有效时间。时钟模式	–	–	48	ns
SID172	T _{HSO}	先前的 MISO 数据保持时间	0	–	–	ns
SID172A	T _{SSELSCK}	到第一个 SCK 有效沿的 SSEL 有效时间	100	–	–	ns

存储器

表 31. 闪存直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID173	V _{PE}	擦除和编程电压	1.71	–	5.5	V	

表 32. 闪存交流规范

规格 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID174	T _{ROWWRITE} ^[3]	行 (模块) 编写时间 (擦除和编程)	–	–	20	ms	行 (模块) = 128 个字节
SID175	T _{ROWERASE} ^[3]	行擦除时间	–	–	13	ms	
SID176	T _{ROWPROGRAM} ^[3]	擦除后的行编程时间	–	–	7	ms	
SID178	T _{BULKERASE} ^[3]	批量擦除时间 (32 KB)	–	–	35	ms	
SID180	T _{DEVPROG} ^[3]	器件总编程时间	–	–	7	秒	由出厂校准保证
SID181	F _{END}	闪存耐久性	100 K	–	–	周期	由出厂校准保证
SID182	F _{RET}	闪存数据保持时间。T _A ≤ 55 °C, 100 K 个编程 / 擦除周期	20	–	–	年	由出厂校准保证
SID182A		闪存数据保持时间。T _A ≤ 85 °C, 10 K 个编程 / 擦除周期	10	–	–	年	由出厂校准保证

注意:

- 它可能需要最多 20 毫秒来写入闪存。在这段时间内请勿复位器件，否则会中断闪存操作并且不能保证该操作的完成。复位源包括 XRES 引脚、软件复位、CPU 锁存状态和特权冲突、不合适的电源电平以及看门狗。需要保证这些复位源不被无意激活。

系统资源

带掉电检测特性的上电复位 (POR) 电路交流

表 33. 非精密上电复位 (IPOR)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID185	V _{RISEIPOR}	上升触发电压	0.80	–	1.45	V	由出厂校准保证
SID186	V _{FALLIPOR}	下降触发电压	0.75	–	1.4	V	由出厂校准保证
SID187	V _{IPORHYST}	迟滞	15	–	2000	mV	由出厂校准保证

表 34. 精密上电复位 (POR)

规格 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID190	V _{FALLPPOR}	活动和睡眠模式下的 BOD 触发电压	1.64	–	–	V	由出厂校准保证
SID192	V _{FALLDPSLP}	深度睡眠模式下的 BOD 触发电压	1.4	–	–	V	由出厂校准保证

电压监控器

表 35. 电压监控器直流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID195	V _{LVI1}	LVI_A/D_SEL[3:0] = 0000b	1.71	1.75	1.79	V	
SID196	V _{LVI2}	LVI_A/D_SEL[3:0] = 0001b	1.76	1.80	1.85	V	
SID197	V _{LVI3}	LVI_A/D_SEL[3:0] = 0010b	1.85	1.90	1.95	V	
SID198	V _{LVI4}	LVI_A/D_SEL[3:0] = 0011b	1.95	2.00	2.05	V	
SID199	V _{LVI5}	LVI_A/D_SEL[3:0] = 0100b	2.05	2.10	2.15	V	
SID200	V _{LVI6}	LVI_A/D_SEL[3:0] = 0101b	2.15	2.20	2.26	V	
SID201	V _{LVI7}	LVI_A/D_SEL[3:0] = 0110b	2.24	2.30	2.36	V	
SID202	V _{LVI8}	LVI_A/D_SEL[3:0] = 0111b	2.34	2.40	2.46	V	
SID203	V _{LVI9}	LVI_A/D_SEL[3:0] = 1000b	2.44	2.50	2.56	V	
SID204	V _{LVI10}	LVI_A/D_SEL[3:0] = 1001b	2.54	2.60	2.67	V	
SID205	V _{LVI11}	LVI_A/D_SEL[3:0] = 1010b	2.63	2.70	2.77	V	
SID206	V _{LVI12}	LVI_A/D_SEL[3:0] = 1011b	2.73	2.80	2.87	V	
SID207	V _{LVI13}	LVI_A/D_SEL[3:0] = 1100b	2.83	2.90	2.97	V	
SID208	V _{LVI14}	LVI_A/D_SEL[3:0] = 1101b	2.93	3.00	3.08	V	
SID209	V _{LVI15}	LVI_A/D_SEL[3:0] = 1110b	3.12	3.20	3.28	V	
SID210	V _{LVI16}	LVI_A/D_SEL[3:0] = 1111b	4.39	4.50	4.61	V	
SID211	LVI_IDD	模块电流	–	–	100	μA	由出厂校准保证

表 36. 电压监控器交流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID212	T _{MONTRIP}	电压监控器触发时间	–	–	1	μs	由出厂校准保证

SWD 接口

表 37. SWD 接口规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID213	F_SWDCCLK1	$3.3\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	-	-	14	MHz	SWDCCLK ≤ CPU 时钟频率的 1/3
SID214	F_SWDCCLK2	$1.71\text{ V} \leq V_{DD} \leq 3.3\text{ V}$	-	-	7	MHz	SWDCCLK ≤ CPU 时钟频率的 1/3
SID215	T_SWDI_SETUP	$T = 1/f\text{ SWDCCLK}$	$0.25 \cdot T$	-	-	ns	由出厂校准保证
SID216	T_SWDI_HOLD	$T = 1/f\text{ SWDCCLK}$	$0.25 \cdot T$	-	-	ns	由出厂校准保证
SID217	T_SWDO_VALID	$T = 1/f\text{ SWDCCLK}$	-	-	$0.5 \cdot T$	ns	由出厂校准保证
SID217A	T_SWDO_HOLD	$T = 1/f\text{ SWDCCLK}$	1	-	-	ns	由出厂校准保证

内部主振荡器

表 38. IMO 直流规范

(由设计保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID218	I _{IMO1}	频率为 48 MHz 时 IMO 的工作电流	-	-	1000	μA	
SID219	I _{IMO2}	频率为 24 MHz 时的 IMO 工作电流	-	-	325	μA	
SID220	I _{IMO3}	频率为 12 MHz 时的 IMO 工作电流	-	-	225	μA	
SID221	I _{IMO4}	频率为 6 MHz 时的 IMO 工作电流	-	-	180	μA	
SID222	I _{IMO5}	频率为 3 MHz 时的 IMO 工作电流	-	-	150	μA	

表 39. IMO 交流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID223	F _{IMOTOL1}	频率在 3 到 48 MHz 范围内变化	-	-	±2	%	调用 API 进行校准
SID226	T _{STARTIMO}	IMO 启动时间	-	-	12	μs	
SID227	T _{JITRMSIMO1}	频率为 3 MHz 时的 RMS 抖动	-	156	-	ps	
SID228	T _{JITRMSIMO2}	频率为 24 MHz 时的 RMS 抖动	-	145	-	ps	
SID229	T _{JITRMSIMO3}	频率为 48 MHz 时的 RMS 抖动	-	139	-	ps	

内部低速振荡器

表 40. ILO 直流规范

(由设计保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID231	I _{ILO1}	频率为 32 kHz 时的 ILO 工作电流	-	0.3	1.05	μA	由出厂校准保证
SID233	I _{ILOLEAK}	ILO 漏电流	-	2	15	nA	由设计保证

表 41. ILO 交流规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID234	T _{STARTILO1}	ILO 启动时间	-	-	2	ms	由出厂校准保证
SID236	T _{ILODUTY}	ILO 占空比	40	50	60	%	由出厂校准保证
SID237	F _{ILOTRIM1}	调整后的频率为 32 kHz	15	32	50	kHz	调整范围为 ±60%。

表 42. 外部时钟规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID305	ExtClkFreq	外部时钟输入频率	0	–	48	MHz	由出厂校准保证
SID306	ExtClkDuty	占空比；在 $V_{DD/2}$ 测量得到	45	–	55	%	由出厂校准保证

表 43. UDB 交流规范

(由出厂校准保证)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
数据路径性能							
SID249	$F_{MAX-TIMER}$	在 UDB 对中 16 位定时器的最高频率	–	–	48	MHz	
SID250	$F_{MAX-ADDER}$	在 UDB 对中 16 位加法器的最高频率	–	–	48	MHz	
SID251	F_{MAX_CRC}	在 UDB 对中 16 位 CRC/PRS 的最高频率	–	–	48	MHz	
UDB 中的 PLD 性能							
SID252	F_{MAX_PLD}	在 UDB 对中双通 PLD 功能的最高频率	–	–	48	MHz	
时钟输入至数据输出的性能							
SID253	$T_{CLK_OUT_UDB1}$	在温度为 25 °C 时从时钟输入到数据输出之间的传输延迟时间；典型值。	–	15	–	ns	
SID254	$T_{CLK_OUT_UDB2}$	从时钟输入到数据输出之间的传输延迟时间，最差值。	–	25	–	ns	

表 44. 模块规范

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID256*	T_{WS48}^*	频率为 48 MHz 时的等待状态数	1	–	–		CPU 从闪存执行。 由出厂校准保证
SID257	T_{WS24}^*	频率为 24 MHz 时的等待状态数	0	–	–		CPU 从闪存执行。 由出厂校准保证
SID260	V_{REFSAR}	校准后的 SAR 内部参考	–1	–	+1	%	V _{bg} 的百分比 (1.024 V)。 由出厂校准保证
SID262	$T_{CLKSWITCH}$	时钟从 clk1 切换到 clk2 需要的 clk1 周期时间	3	–	4	周期	由出厂校准保证

* Tws48 和 Tws24 都由设计保证

表 45. UDB 端口适配器规范

(基于 LPC 组件规范，由出厂校准保证， $C_{load} = 10 \text{ pF}$ ， V_{DDIO} 和 $V_{DDD} = 3 \text{ V}$)

规范 ID	参数	说明	最小值	典型值	最大值	单位	详情 / 条件
SID263	T_{LCLKDO}	从 LCLK 到输出的延迟时间	–	–	18	ns	
SID264	$T_{DINLCLK}$	从输入建立时间到 LCLK 上升沿的时间	–	–	7	ns	
SID265	$T_{DINLCLKHLD}$	从 LCLK 上升沿的输入保持时间	5	–	–	ns	
SID266	$T_{LCLKHIZ}$	从 LCLK 到输出为三态的时间	–	–	28	ns	
SID267	T_{FLCLK}	LCLK 频率	–	–	33	MHz	
SID268	$T_{LCLKDUTY}$	LCLK 占空比 (高比例)	40	–	60	%	

订购信息

下表显示的是 PSoC 4200 器件的编号和各种特性。


表 46. PSoC 4200 系列的订购信息

系列	MPN	特性											封装					
		CPU 的最高速度 (MHz)	闪存 (KB)	SRAM (KB)	UDB	运算放大器 (CTBm)	CapSense	LCD 直接驱动	12 位 SAR ADC	低功耗比较器	TCPWM 模块	SCB 模块	GPIO	28-SSOP	35-WLCSP	40-QFN	44-TQFP	48-LQFP
4200	CY8C4244PVI-432	48	16	4	2	1	-	-	1 Msps	2	4	2	24	✓	-	-	-	-
	CY8C4244PVI-442	48	16	4	2	1	✓	✓	1 Msps	2	4	2	24	✓	-	-	-	-
	CY8C4244FNI-443	48	16	4	2	2	✓	✓	1 Msps	2	4	2	31	-	✓	-	-	-
	CY8C4244LQI-443	48	16	4	2	2	✓	✓	1 Msps	2	4	2	34	-	-	✓	-	-
	CY8C4244AXI-443	48	16	4	2	2	✓	✓	1 Msps	2	4	2	36	-	-	-	✓	-
	CY8C4244AZI-443	48	16	4	2	2	✓	✓	1 Msps	2	4	2	36	-	-	-	-	✓
	CY8C4245AXI-473	48	32	4	4	2	-	-	1 Msps	2	4	2	36	-	-	-	✓	-
	CY8C4245AZI-473	48	32	4	4	2	-	-	1 Msps	2	4	2	36	-	-	-	-	✓
	CY8C4245PVI-482	48	32	4	4	1	✓	✓	1 Msps	2	4	2	24	✓	-	-	-	-
	CY8C4245FNI-483	48	32	4	4	2	✓	✓	1 Msps	2	4	2	31	-	✓	-	-	-
	CY8C4245LQI-483	48	32	4	4	2	✓	✓	1 Msps	2	4	2	34	-	-	✓	-	-
	CY8C4245AXI-483	48	32	4	4	2	✓	✓	1 Msps	2	4	2	36	-	-	-	✓	-
	CY8C4245AZI-483	48	32	4	4	2	✓	✓	1 Msps	2	4	2	36	-	-	-	-	✓

器件编号约定

PSoC 4 器件遵循下表所述的器件编号约定。除非另有声明，否则所有字段都是单字符字母数字（0、1、2、...、9、A、B、...、Z）。器件编号的格式为 CY8C4ABCDEF-XYZ，其中各域的定义如下所示。

Example



下表列出了各域值。

字段	说明	值	含义
CY8C	赛普拉斯前缀		
4	架构	4	PSoC 4
A	架构中的系列	1	4100 系列
		2	4200 系列
B	CPU 速度	2	24 MHz
		4	48 MHz
C	闪存容量	4	16 KB
		5	32 KB
DE	封装代码	AX, AZ	TQFP
		LQ	QFN
		PV	SSOP
		FN	WLCSP
F	温度范围	I	工业级
XYZ	属性代码	000-999	设置在特殊系列中的特性代码

封装

表 47. 封装特性

参数	说明	条件	最小值	典型值	最大值	单位
T _A	工作环境温度		-40	25.00	85	°C
T _J	工作结温		-40	-	100	°C
T _{JA}	封装 θ _{JA} (28-SSOP)		-	66.58	-	°C/Watt
T _{JA}	封装 θ _{JA} (35-WLCSP)		-	28.00	-	°C/Watt
T _{JA}	封装 θ _{JA} (40-QFN)		-	15.34	-	°C/Watt
T _{JA}	封装 θ _{JA} (44-TQFP)		-	57.16	-	°C/Watt
T _{JA}	封装 θ _{JA} (48-TQFP)		-	67.30	-	°C/Watt
T _{JC}	封装 θ _{JC} (28-SSOP)		-	26.28	-	°C/Watt
T _{JC}	封装 θ _{JC} (35-WLCSP)		-	00.40	-	°C/Watt
T _{JC}	封装 θ _{JC} (40-QFN)		-	2.50	-	°C/Watt
T _{JC}	封装 θ _{JC} (44-TQFP)		-	17.47	-	°C/Watt
T _{JC}	封装 θ _{JC} (48-TQFP)		-	27.60	-	°C/Watt

表 48. 回流焊峰值温度

封装	最高峰值温度	峰值温度下的最长时间
28-SSOP	260 °C	30 秒
35-WLCSP	260 °C	30 秒
40-QFN	260 °C	30 秒
44-TQFP	260 °C	30 秒
48-TQFP	260 °C	30 秒

表 49. 封装潮敏等级 (MSL), IPC/JEDEC J-STD-2

封装	MSL
28-SSOP	MSL 3
35-WLCSP	MSL 3
40-QFN	MSL 3
44-TQFP	MSL 3
48-TQFP	MSL 3

图 16. 28-SSOP (210 mil) 封装外形





图 17. 35-WLCSP 封装外形




NOTES:


1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18
2. ALL DIMENSIONS ARE IN MILLIMETERS

001-93741 **

图 18. 40-QFN 封装外形




NOTES:

1.  HATCH AREA IS SOLDERABLE EXPOSED PAD
2. REFERENCE JEDEC # MO-248
3. PACKAGE WEIGHT: 68 ± 2 mg
4. ALL DIMENSIONS ARE IN MILLIMETERS

001-80659 *A

QFN 封装上的中心焊盘应连接到地端 (VSS)，以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能连接到任何其他信号。

图 19. 44-TQFP 封装外形




NOTE:


1. JEDEC STD REF MS-026
2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH
MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.25 mm) PER SIDE
BODY LENGTH DIMENSIONS ARE MAX PLASTIC BODY SIZE INCLUDING MOLD MISMATCH
3. DIMENSIONS IN MILLIMETERS

51-85064 *F

图 20. 48-TQFP 封装外形



DIMENSIONS ARE IN MILLIMETERS



51-85135 °C

缩略语

表 50. 本文中使用的缩略语

缩略语	说明
abus	模拟局部总线
ADC	模数转换器
AG	模拟全局
AHB	AMBA（先进微控制器总线架构）高性能总线，即为一种 ARM 数据传输总线
ALU	算术逻辑单元
AMUXBUS	模拟复用器总线
API	应用编程接口
APSR	应用程序状态寄存器
ARM [®]	高级 RISC 机器，即为一种 CPU 架构
ATM	自动 Thump 模式
BW	带宽
CAN	控制器区域网络，即为一种通信协议
CMRR	共模抑制比
CPU	中央处理单元
CRC	循环冗余校验，即为一种错误校验协议
DAC	数模转换器，另请参见 IDAC、VDAC
DFB	数字滤波器模块
DIO	数字输入 / 输出，GPIO 只具有数字功能，无模拟功能。请参见 GPIO。
DMIPS	Dhrystone 每秒百万条指令
DMA	直接存储器访问，另请参见 TD
DNL	微分非线性，另请参见 INL
DNU	请勿使用
DR	端口写入数据寄存器
DSI	数字系统互连
DWT	数据观察点和跟踪
ECC	纠错码
ECO	外部晶振
EEPROM	电可擦除可编程只读存储器
EMI	电磁干扰
EMIF	外部存储器接口
EOC	转换结束
EOF	帧结束
EPSR	执行程序状态寄存器
ESD	静电放电
ETM	嵌入式跟踪宏单元
FIR	有限脉冲响应，另请参见 IIR

表 50. 本文中使用的缩略语（续）

缩略语	说明
FPB	闪存修补和断点
FS	全速
GPIO	通用输入 / 输出，适用于 PSoC 引脚
HVI	高电压中断，另请参见 LVI、LVD
IC	集成电路
IDAC	电流 DAC，另请参见 DAC、VDAC
IDE	集成开发环境
I ² C 或 IIC	内部集成电路，即为一种通信协议
IIR	无限脉冲响应，另请参见 FIR
ILO	内部低速振荡器，另请参见 IMO
IMO	内部主振荡器，另请参见 ILO
INL	积分非线性，另请参见 DNL
I/O	输入 / 输出，另请参见 GPIO、DIO、SIO、USBIO
IPOR	初次上电复位
IPSR	中断程序状态寄存器
IRQ	中断请求
ITM	仪器化跟踪宏单元
LCD	液晶显示器
LIN	本地互连网络，即为一种通信协议
LR	链接寄存器
LUT	查询表
LVD	低压检测，另请参见 LVI
LVI	低压中断，另请参见 HVI
LVTTTL	低压晶体管 - 晶体管逻辑
MAC	乘法累加
MCU	微控制器单元
MISO	主入从出
NC	无连接
NMI	不可屏蔽的中断
NRZ	非归零
NVIC	嵌套向量中断控制器
NVL	非易失性锁存器，另请参见 WOL
opamp	运算放大器
PAL	可编程阵列逻辑，另请参见 PLD
PC	程序计数器
PCB	印刷电路板
PGA	可编程增益放大器
PHUB	外设集线器

表 50. 本文中使用的缩略语 (续)

缩略语	说明
PHY	物理层
PICU	端口中断控制单元
PLA	可编程逻辑阵列
PLD	可编程逻辑器件, 另请参见 PAL
PLL	锁相环
PMDD	封装材料声明数据手册
POR	上电复位
PRES	精密上电复位
PRS	伪随机序列
PS	端口读取数据寄存器
PSoc [®]	可编程片上系统
PSRR	电源抑制比
PWM	脉冲宽度调制器
RAM	随机存取存储器
RISC	精简指令集计算
RMS	均方根
RTC	实时时钟
RTL	寄存器传递语言
RTR	远程传输请求
RX	接收
SAR	逐次逼近寄存器
SC/CT	开关电容 / 连续时间
SCL	I ² C 串行时钟
SDA	I ² C 串行数据
S/H	采样和保持
SINAD	信噪比和失真比
SIO	特殊输入 / 输出, 带高级功能的 GPIO。请参见 GPIO。
SOC	开始转换
SOF	帧开始
SPI	串行外设接口, 即为一种通信协议
SR	转换速率
SRAM	静态随机存取存储器
SRES	软件复位
SWD	串行线调试, 即为一种测试协议
SWV	单线浏览器
TD	传输描述符, 另请参见 DMA
THD	总谐波失真
TIA	互阻放大器
TRM	技术参考手册

表 50. 本文中使用的缩略语 (续)

缩略语	说明
TTL	晶体管 - 晶体管逻辑
TX	发送
UART	通用异步发送器接收器, 即为一种通信协议
UDB	通用数字模块
USB	通用串行总线
USBIO	USB 输入 / 输出, 用于连接至 USB 端口的 PSoc 引脚
VDAC	电压 DAC, 另请参见 DAC、IDAC
WDT	看门狗定时器
WOL	一次性写锁存器, 另请参见 NVL
WRES	看门狗定时器复位
XRES	外部复位 I/O 引脚
XTAL	晶体

文档规格

测量单位

表 51. 测量单位

符号	测量单位
°C	摄氏度
dB	分贝
fF	飞法
Hz	赫兹
KB	1024 个字节
kbps	每秒千位数
Khr	千小时
kHz	千赫兹
kΩ	千欧
ksps	每秒千次采样
LSB	最低有效位
Mbps	每秒兆位数
MHz	兆赫
MΩ	兆欧姆
Msps	每秒兆次采样
μA	微安
μF	微法
μH	微亨
μs	微秒
μV	微伏
μW	微瓦
mA	毫安
ms	毫秒
mV	毫伏
nA	纳安
ns	纳秒
nV	纳伏
Ω	欧姆
pF	皮法
ppm	百万分率
ps	皮秒
s	秒
sps	每秒采样数
sqrtHz	赫兹平方根
V	伏特

修订记录

说明标题: PSoC [®] 4: PSoC 4200 系列数据手册可编程片上系统 (PSoC [®])				
文档编号: 002-00006				
版本	ECN	变更者	提交日期	变更说明
**	4902971	NBWB	09/04/2015	本文档版本号为 Rev**, 译自英文版 001-87197 Rev*E。

销售、解决方案和法律信息

全球销售和 design 支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯所在地。

产品

汽车级产品	cypress.com/go/automotive
时钟与缓冲器	cypress.com/go/clocks
接口	cypress.com/go/interface
照明与电源控制	cypress.com/go/powerpsoc
存储器	cypress.com/go/memory
PSoC	cypress.com/go/psoc
触摸感应产品	cypress.com/go/touch
USB 控制器	cypress.com/go/USB
无线 / 射频	cypress.com/go/wireless

PSoC[®] 解决方案

psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

赛普拉斯开发者社区

[社区](#) | [论坛](#) | [博客](#) | [视频](#) | [培训](#)

技术支持

cypress.com/go/support

© 赛普拉斯半导体公司，2013-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

所有源代码（软件和 / 或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能受适用于赛普拉斯软件许可协议的限制。